BICMOS

BiCMOS (contracción de Bipolar-CMOS) es el nombre de una tecnología de fabricación de circuitos integrados que combina las ventajas de las tecnologías bipolar y CMOS integrándolas juntas en un mismo wafer.Se usa en analógica para la fabricación de amplificadores y en digital para algunos componentes discretos.

Su Historia:Hasta hace poco la integración de transistores MOS y bipolares en un mismo componente era difícil y poco viable económicamente. Por esta razón la mayor parte de los circuitos integrados elegían usar una u otra tecnología en función de los criterios de diseño. Los transistores bipolares ofrecían alta velocidad, alta ganancia y baja resitencia de salida mientras que los CMOS presentaban alta resistencia de entrada que se traducía en puertas lógicas sencillas y de bajo consumo.

A finales de los 90 las técnicas modernas de fabricación empezaron a hacer posible los circuitos BiCMOS. Esta tecnología fue rápidamente adoptada en la fabricación de amplificadores y mostró así mismo algunas ventajas en circuitos digitales. Si bien no se ha aún alcanzado el alto nivel de integración permitido por la tecnología CMOS, lo que restringe el uso de la BiCMOS en circuitos lógicos a escalas de baja y media integración.

Ventajas:Consideremos como ejemplo de circuito BiCMOS un amplificador de dos etapas (la primera con un transistor MOS y la segunda con un BJT). Está claro que la primera etapa aporta una elevada impedancia de entrada y la segunda una baja resistencia de salida. Pero además para determinadas configuraciones, sobre todo el cascode, presenta también la característica de una baja capacitancia (casi tanto como en el caso de un sólo BJT). Lo que se traduce en amplificadores con un alto ancho de banda y circuitos lógicos con alta velocidad de conmutación.

Desventajas:El principal inconveniente de esta tecnología reside en ajustar por separado las características de los componentes BJT y MOS. Esto aumenta el número de etapas del proceso de fabricación y en consecuencia su coste.Adicionalmente, si atendemos a criterios de rendimiento la tecnología BiCMOS nunca puede ofrecer los bajos niveles de consumo de la tecnología CMOS.

Alumno:Lucas Camisassa
Referencia:Wikipedia.com

TTL

Tecnología TTL

TTL es la sigla en inglés de transistor-transistor logic, es decir, "lógica transistor a transistor". Es una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

Características
Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho).
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).

Reseña Historica
Aunque la tecnología TTL tiene su origen en los estudios de Sylvania, fue Signetics la compañía que la popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pasó a fabricar TTL,con su familia 74xx que se convertiría en un estándar de la industria .

Familias TTL
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:
TTL : Serie estándar
TTL-L (low power) : Serie de bajo consumo
TTL-S (schottky) : Serie rápida (usa diodos Schottky)
TTL-AS (advanced schottky) : Versión mejorada de la serie anterior
TTL-LS (low power schottky) : Combinación de las tecnologías L y S (es la familia más extendida)
TTL-ALS (advanced low power schottky) : Versión mejorada de la serie AS
TTL-F (FAST : fairchild advanced schottky)
TTL-AF (advanced FAST) : Versión mejorada de la serie F
TTL-HC (high speed CMOS) : Realmente no se trata de tecnología TTL bipolar sino CMOS
TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL
TTL-G (GHz C-MOS) : GHz ( From PotatoSemi)

Versiones
A la familia inicial 7400, o 74N, pronto se añadió una versión más lenta pero de bajo consumo, la 74L y su contrapartida rápida, la 74H, que tenía la base de los transistores dopada con oro para producir centros de recombinación y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los transistores pasan de corte a saturación. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de respuesta. El estado de saturación se caracteriza por tener el colector a menos tensión que la base. Entonces un diodo entre base y colector, desvía el exceso de corriente impidiendo la introducción de un exceso de cargas en la base. Por su baja tensión directa se utilizan diodos de barrera Schottky. Así se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las 74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardo·consumo. Mejoras en el proceso de fabricación condujeron a la reducción del tamaño de los transistores que permitió el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments. Posteriormente, National Semiconductor redefinió la 74F para el caso de búferes e interfaces, pasando a ser 74F(r).

Puerta NAND en tecnología TTL estándar (N).

Tecnología
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:
Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
Separador de fase. Es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.
Driver. Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74L y 74H difieren principalmente en el valor de las resistencias de polarización, pero la mayoría de los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matríz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. También es bastante común, en circuitos conectados a buses, colocar un transistor pnp a la entrada de cada línea, para disminuir la corriente de entrada y así cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir la reflexiones u aumentar la velocidad.

Aplicaciones
Además de los circuitos LSI y MSI descritos aquí, las tecnologías LS y S también se han empleado en:
Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.
Memorias RAM
Memorias PROM
PAL, Programmable Array Logic, consistente en una PROM que interconecta las entradas y cierto número de puertas lógicas.

Informacion extraida de Wikipedia: la enciclopedia libre

Alumno: Valerio Meza

C-MOS

Complementary metal oxide semiconductor

CMOS (del inglés complementary metal-oxide-semiconductor, "estructuras semiconductor-óxido-metal complementarias") es una de las familias lógicas empleadas en la fabricación de circuitos integrados (chips). Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS. Esto incluye microprocesadores, memorias, DSPs y muchos otros tipos de chips digitales.
Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción
Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación (1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción.
Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1, siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar.

Historia
La tecnología CMOS fue desarrollada por Wanlass y Sah, de Fairchild Semiconductor, a principios de los años 60. Sin embargo, su introducción comercial se debe a RCA, con su famosa familia lógica CD4000. Posteriormente, la introducción de un búfer y mejoras en el proceso de oxidación local condujeron a la introducción de la serie 4000B, de gran éxito debido a su bajo consumo (prácticamente cero, en condiciones estáticas) y gran margen de alimentación (de 3 a 18 V). RCA también fabricó LSI en esta tecnología, como su familia COSMAC de amplia aceptación en determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de fabricación frente a dispositivos NMOS.
Pero su talón de Aquiles consistía en su reducida velocidad. Cuando se aumenta la frecuencia de reloj, su consumo sube proporcionalmente, haciéndose mayor que el de otras tecnologías. Esto se debe a dos factores:
La capacidad MOS, intrínseca a los transistores MOS, y
La utilización de MOS de canal P, más lentos que los de canal N, por ser la movilidad de los huecos menor que la de los electrones.
El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que obliga a utilizar un mayor número de máscaras. Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnología CMOS, que sería sustituida por la novedosa I2L, entonces prometedora.
Esta fue la situación durante una década, para, en los ochenta, cambia el escenario rápidamente:
Por un lado, las mejoras en los materiales, técnicas de litografía y fabricación, permitían reducir el tamaño de los transistores, con lo que la capacidad MOS resultaba cada vez menor.
Por otro, la integración de dispositivos cada vez más complejos obligaba a la introducción de un mayor número de máscaras para asegurar el aislamiento entre transistores, de modo que no era más difícil la fabricación de CMOS que de NMOS.
En este momento empezó un eclosión de memorias CMOS, pasando de 256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y velocidad a sus contrapartidas NMOS. También los microprocesadores, NMOS hasta la fecha, comenzaron a aparecer en versiones CMOS (80C85, 80C88, 65C02...).
Y aparecieron nuevas familias lógicas, HC y HCT en competencia directa con la TTL-LS, dominadora del sector digital hasta el momento.
Para entender la velocidad de estos nuevos CMOS, hay que considerar la arquitectura de los circuitos NMOS:
Uso de cargas activas. Esto es: un transistor se polariza con otros transistores y no con resistencias debido al menor tamaño de aquellos. Además, el transistor MOS funciona fácilmente como fuente de corriente constante. Entonces un inversor se hace conectando el transistor inversor a la carga activa. Cuando se satura el transistor, drena toda la corriente de la carga y el nivel da salida baja. Cuando se corta, la carga activa inyecta corriente hasta que el nivel de salida sube. Y aquí está el compromiso: es deseable una corriente pequeña porque reduce la necesidad de superficie en el silicio (transistores más pequeños) y la disipación (menor consumo). Pero las transiciones de nivel bajo a nivel alto se realizan porque la carga activa carga la capacidad MOS del siguiente transistor, además de las capacidades parásitas que existan, por lo que una corriente elevada es mejor, pues se cargan las capacidades rápidamente.
Estructuras de almacenamiento dinámicas. La propia capacidad MOS se puede utilizar para retener la información durante cortos periodos de tiempo. Este medio ahorra transistores frente al biestable estático. Como la capacidad MOS es relativamente pequeña, en esta aplicación hay que usar transistores grandes y corrientes reducidas, lo que lleva a un dispositivo lento.
La tecnología CMOS mejora estos dos factores:
Elimina la carga activa. La estructura complementaria hace que sólo se consuma corriente en las transiciones, de modo que el transistor de canal P puede aportar la corriente necesaria para cargar rápidamente las capacidades parásitas, con un transistor de canal N más pequeño, de modo que la célula resulta más pequeña que su contrapartida en NMOS.
En CMOS se suelen sustituir los registros dinámicos por estáticos, debido a que así se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda CMOS ya no hacen tan atractivos los registros dinámicos.

CMOS analógicos
Los transistores MOS también se emplean en circuitos analógicos, debido a dos características importantes:
Alta impedancia de entrada: La puerta de un transistor MOS viene a ser un pequeño condensador, por lo que no existe corriente de polarización. Un transistor, para que pueda funcionar, necesita tensión de polarización.
Baja resistencia de canal: Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega a ser muy reducida.
Estas características posibilitan la fabricación de amplificadores operacionales "Rail-to-Rail", en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas.

CMOS y Bipolar
Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analógicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta impedancia de entrada y márgenes de tensión CMOS. En cuanto a las familias digitales, la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensión.

Problemas
Hay tres problemas principales relacionados con la tecnología CMOS, aunque no son exclusivos de ella:
Sensibilidad a las cargas estáticas. Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite quitar la alimentación de un sólo dispositivo.
Latch-up: Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la salida supera la alimentación. Esto se produce con relativa facilidad cuando existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se anuncian como inmunes al latch-up.
Resistencia a la radiación. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI)

Informacion extraida de Wikipedia: la enciclopedia libre
Alumno: Leandro Zalazar

DTL

Diodo-transistor lógica

Esquema de la base de dos entradas compuerta DTL NAND.

Diodo-transistor lógica (DTL) es una clase de circuitos digitales construido a partir de transistores de unión bipolar (BJT), diodos y resistencias , es el antepasado directo del transistor lógica transistor . Se llama diodo-transistor lógica porque la lógica de sincronización función (por ejemplo, Y) se lleva a cabo por una red de diodos y la función de amplificación se realiza por un transistor (contraste esto con RTL y TTL ).

Operación

Con el circuito simplificado que se muestra en la imagen de la tensión de polarización negativa en la base es necesario para evitar un funcionamiento inestable o no válido. Por otra parte, para aumentar el abanico de salida de la puerta, un transistor y el diodo adicionales pueden ser utilizados. ^[1] El IBM 1401 utiliza circuitos DTL casi idéntica a la simplificación del circuito, pero resolvió el problema de polarización de base nivel antes mencionado por la alternancia de NPN y PNP puertas operativos basados en diferentes tensiones de alimentación en lugar de añadir diodos extra.

En una versión de circuito integrado de la puerta, dos diodos sustituir R3 para evitar cualquier corriente de base, cuando una o más entradas están a nivel lógico bajo. También R4 es eliminado, y el circuito integrado se escapa una tensión de alimentación única.

Velocidad de desventaja

Una gran ventaja sobre el anterior -transistor lógica resistencia es la mayor fan-in .Sin embargo, el retardo de propagación es todavía relativamente grande. Cuando el transistor entra en saturación de todos los insumos que se de alta, la carga se almacena en la región de base. Cuando se trata de saturación (una de entrada pasa a nivel bajo), este cargo tiene que ser eliminado y dominan el tiempo de propagación. Una forma de acelerarlo es conectar una resistencia a una tensión negativa en la base del transistor que ayuda a la eliminación de los portadores minoritarios de la base.

El problema anterior se resuelve en TTL mediante la sustitución de los diodos del circuito con un DTL-emisor del transistor múltiples, que también reduce ligeramente el área requerida por puerta en un circuito integrado de aplicación.

CTDL

Otra manera de acelerar DTL es añadir un condensador en paralelo con R3, y un inductor de pequeños en serie con R2. Esta técnica se utilizó en el IBM 1401, donde se llamó CTDL (complementado diodo lógica transistor).

Extraido de Wikipedia: la enciclopedia libre

Alumno: Nicolas Aguilar

RTL

Resistor-transistor logic

RTL es el acrónimo inglés de resistor transistor logic o lógica de resistencia-transistor. Fue la primera familia lógica en aparecer antes de la tecnología de integración. Pertenece a la categoría de familias lógicas bipolares, o que implican la existencia de dos tipos de portadores: electrones y huecos.

Este tipo de red, presenta el fenómeno denominado acaparamiento de corriente que se produce cuando varios transistores se acoplan directamente y sus características de entrada difieren ligeramente entre sí. En ese caso uno de ellos conducirá antes que los demás colocados en paralelo (acaparará la corriente), impidiendo el correcto funcionamiento del resto.

En ella se puede apreciar como en serie con la base de cada uno de los transistores se ha colocado una resistencia de compensación (Rc) de un valor lo suficientemente elevado para que la repartición de corrientes sea lo más igualada posible y no se produzca el fenómeno antes descrito.

Esta disposición de circuito presenta el inconveniente de que con la adición de la resistencia Rc aumenta el retardo de conmutación, al tener que cargarse y descargarse a través de la misma la capacidad de entrada de los transistores aunque, por otra parte, tiene la ventaja de un mayor factor de salida (fan-out). Por ello en el diseño de estos circuitos es necesario un compromiso entre factor de salida y retardo de conmutación. Valores normales son, un factor de salida de 4 ó 5, con un retardo de conmutación de 50 nanosegundos.

Por otra parte, tiene una inmunidad al ruido relativamente pobre. El margen de ruido de la tensión lógica 0 a la tensión del umbral es de unos 0.5 voltios, pero de la tensión lógica 1 a la tensión de umbral es de solamente unos 0.2 voltios.

Es posible mejorar el tiempo de propagación añadiendo un condensador en paralelo con cada una de las resistencias Rc, con lo que obtendríamos una nueva familia lógica, que se denominaría RCTL. Sin embargo, el elevado número de resistencias y condensadores dificulta la integración por lo que tanto esta técnica, como la RTL, no se utiliza en los modernos diseños aunque pueda aún encontrarse en equipos muy antiguos.

La aparición de los circuitos DTL, con su mayor velocidad e inmunidad al ruido significó el fin de los circuitos RTL.

Circuito electrónico de una puerta NOR en tecnología RTL.

Fuente de información: Wikipedia, la enciclopedia libre

Redactor: Nicolás Ortiz

ECL

Emitter-coupled logic

Circuito típico de una puerta de la familia ECL 10,000 de Motorola.

Emitter Coupled Logic (lógica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnología bipolar; es la más rápida disponible dentro de los circuitos de tipo MSI

Historia

Puertas con diseños ECL se han implementado hasta con tubos de vacío, y por supuesto con transistores discretos. Y la primera familia con diseño ECL, la ECL I, apareció en el año 62 con las primeras familias de circuitos integrados. Ya en aquella época se trataba de la familia más rápida (un retardo de propagación típico de 8ns.), y también, era ya, la que más disipaba.

En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo estático) superan con creces esta prestación, pero en realidad la tecnología ECL también ha evolucionado tanto en diseño como en fabricación, y en la actualidad se consiguen retardos netamente inferiores al ns, con un consumo alto pero no desorbitado.

Introducción

A pesar de su limitada utilización, se trata de unas de las familias lógicas de más raigambre, y rancio abolengo, dentro de las tecnologías digitales. Incluso se podría decir que dentro de la electrónica en general, pues el par diferencial, en el que se basa la familia, domina ampliamente los circuitos integrados analógicos.

Como familia bipolar que es, el margen de ruido no es bueno. En este caso no sólo es reducido en margen a nivel bajo, sino que también lo es el margen a nivel alto. Esto es consecuencia de la reducida excursión lógica. Y la razón es que para conseguir velocidad deben variar poco los valores de tensión.

El principio que guía a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturación. Por lo que las conmutaciones serán entre corte (o casi corte) y conducción. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no sólo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

Es la forma de lógica más rápida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturación. También se hace aun mucho más rápida haciendo que las variaciones de señal lógicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores...

El circuito ECL se basa en el uso de un interruptor de dirección de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido.

Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es más rápida pero consume mayor corriente.

Estructura

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensión de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultáneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos pueden alimentar líneas de 50Ω directamente. Es común la presencia de pines de alimentación separados para estos últimos transistores ya que, a diferencia del par diferencial, su corriente varia con la señal si no están los dos transistores conectados a impedancias iguales. Alimentándolos separadamente se evita que estas variaciones alcancen el par diferencial.

Esta estructura produce simultáneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparación, la estructura TTL sólo produce la función NAND.

A diferencia de otras tecnologías (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentación entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentación con circuitos TTL.

Aplicaciones

• Además de las familias lógicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnología ECL se ha utilizando en circuitos LSI:
• Matrices lógicas
• Memorias (Motorola, Fairchild)
• Microprocesadores (Motorola, F100 de Ferranti)
• Para mejorar las prestaciones de la tecnología CMOS, la ECL se incorpora en ciertas funciones críticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

Esta informacion fue extraida de Wikipedia: la enciclopedia libre

Alumno: Ariel Silva